29-04-2009, 10:15
|
|
|
חבר מתאריך: 10.10.07
הודעות: 2,500
|
|
1. הסיבה העיקרית ללוגיקה ההפוכה היא טכנולוגית TTL שהיתה השלטת בעבר. בטכנולוגיה זו, מתח הפעולה היה 5V, והמעבר בין "0" ל "1" היה באיזור ה 2V. כמו כן, כדי להחזיק כניסת TTL ב "1" לוגי - לא היה דרוש זרם. כדי למשוך אותה ל "0" לוגי - היה דרוש למשוך זרם של 1.6 מיליאמפר (כמו נגד PULLUP שמחובר ל 5V).
עבודה בלוגיקה הפוכה בטכנולוגית TTL נתנה שני יתרונות: האחד - צריכת זרם נמוכה יותר (מה שחשבת שקורה דווקא כשהמוצא ב "0"), והשני - חסינות רעש טובה יותר (במצב של 1 לוגי, צריך רעש של 3V כדי לעבור ל 0 לוגי, לעומת המצב ההפוך שבו מספיק רעש של 2V כדי לעבור ל 1 לוגי).
2. בטכנולוגיות ה CMOS שהתפתחו מאוחר יותר, והן אלו שנמצאות בשימוש היום, צריכת הזרם היא אפסית גם ב 1 לוגי וגם ב 0 לוגי, כך שלא משנה באיזה לוגיקה עובדים. גם מבחינת החסינות לרעש אין הבדל - רכיבי ה CMOS מחליפים מצב בחצי מערך מתח העבודה (אלא אם מדובר בתחליפי TTL כמו משפחת HCT למשל).
3. הסיבה שגם היום משתמשים בלוגיקה הפוכה - יצרני רכיבי ה CMOS הראשונים שמרו על אותה צורת עבודה כדי לאפשר החלפה של רכיבי TTL, וכך זה השתמר.
_____________________________________
Elim
|