08-07-2019, 18:36
|
|
|
חבר מתאריך: 29.04.15
הודעות: 44
|
|
לעניות דעתי מדובר ב- PRIORITY ENCODER.
כלומר מעגל דיגיטלי שבוחר מתוך מספר בקשות פסיקה שהתקבלו במקביל את זו בעלת העדיפות הגבוהה ביותר.
לדוגמה:
בקר עם 8 פסיקות כלומר יש 8 קווי פסיקה שנמספר אותם מ-0 עד 7.
נגדיר שקו עם מספר נמוך יותר הוא בעל עדיפות גבוהה יותר.
נניח שבזמן נתון התקבלו במקביל 3 בקשות פסיקה בקווים 2, 5, 7.
על המעגל לבחור את הפסיקה בעלת העדיפות הגבוהה ביותר שבמקרה זה היא 2.
אפשר להגדיר שלמעגל 4 יציאות:
- יציאה אחת אומרת אם יש או אין פסיקה.
- שלוש היציאות הנוספות מספקות את מספר הפסיקה בעלת העדיפות הגבוהה ביותר.
_____________________________________
ש.ר. תכנון ופיתוח כרטיסים אלקטרוניים, הנחיית פרוייקטים, ארדואינו, FPGA, Verilog, תוכנה וחומרה. sreches@gmail.com
wireloop.buzz
|